Компараторы

Предположим что уровень сигнала в указанной полосе частот таков, как промежуток на интервале времени от 2 до 22-й условной единицы времени. В этом случае от начала цикла формирования ступенчатого напряжения и до момента, пока оно меньше уровня контролируемого сигнала, выходное напряжение компаратора имеет уровень логической 1, а в момент, когда образцовое напряжение становится больше входного, скачком понижается до 0. Этот перепад уровней инвертируется элементом ОО6 и поступает на тактовый вход параллельной записи С регистра ДД. На информационные входы Д-4 этой микросхемы подается код 1-2-4-8 с выходов счетчика ОО7.

В результате в регистр записывается код состояния счетчиков ДД7 и ДД (они, как уже говорилось, работают синхронно), а следовательно, и уменьшенного на 1 номера ступеньки образцового напряжения, в процессе формирования которой оно превысило уровень сигнала. В рассматриваемом случае это превышение происходит при формировании 6-й ступеньки, когда счетчик ДД7 находится в состоянии 5 (он переключится в следующее состояние на половину периода тактовой частоты позже момента формирования ступеньки), поэтому в регистр запишется код 5 (уровни логической 1 на входах О1, О4 и логического 0 на входах О2, ОЗ).